Etapa diferencial

Telecom


Programa:

La introducción de la etapa diferencial:
amplificadores Gemelas y cuasi ideales etapa diferencial />
cuasiideal DC DC y su
Apenas salida realmente Imperfección DK como la causa del complejo arte DC

modelos macro DK Opciones DK: parámetros de refuerzo Resistencia de entrada fuente no ideal emisor de señal DC-fase actual y el modo de cálculo de bisección CMRR DC a la impedancia de entrada de modo común DC DC Lista />
.
etapa diferencial (DC) es un circuito de puente, que está incluido en los hombros elementos idénticos. En analógica circuito integrado porque todos los elementos están en un solo proceso, sustancialmente resistencias idénticas y proporciona transistores. DC es alimentado por un suministro dual con punto medio conectado a tierra, lo que permite dar señales directamente a la base de los transistores. Si se ponen a tierra las entradas de los transistores, las corrientes de transistores son iguales, debido a la identidad y resistencias RK1 y RK2 tensión de salida diferencial de la miel Uvyh.d de colectores es igual a cero. Si las entradas de las señales enviadas por la misma magnitud y fase, llamada en fase, las corrientes de ambos transistores cambiarán por el mismo importe, respectivamente, va a cambiar el voltaje y Uvyh1 Uvyh2 y voltaje Uvyh.d seguirá sohranatsya cero. Si el circuito de entrada se aplica la misma magnitud, pero por 180 * señales llamados diferencial de desplazamiento de fase, el incremento de corriente en un brazo estará acompañada por una disminución de la corriente en la dirección opuesta, de modo que la tensión de alimentación a la salida diferencial. Así, en el caso ideal circuito sensible a una señal diferencial y no responde a un modo común. Cambio en la temperatura, la captación de ruido, el envejecimiento elementos fluctuación parámetros de los transistores pueden ser consideradas como acciones de entrada de modo común. En consecuencia, DC tiene una obra muy alta resistencia y menos sensibles al ruido.
Fase diferencial.
Amplificadores Gemelas y etapa diferencial cuasi-perfecto (DC).
Ilustra en la Figura 1 y el" casi" la misma transistores T2 y T1 forman dos desconectados entre sí amplificador. Cuando la tensión U2 de entrada y la tensión U1 a la salida del amplificador y Uvyh2 Uvyh1 pueden ser escritos en ganancias casi idéntica K1 y K2 en forma
Uvyh2=K2 * U2, (1) Uvyh1=K1 * U1.

    Fig. 1 amplificadores Gemelas y etapa diferencial casi ideales: a)" casi" la misma transistores T2 y T1; b) la misma T2 y T1 se incluyen en la cadena de la KFOR con el I0 generador de corriente ideal en el circuito de emisor (con una cadena de resistencias Ree)
La diferencia (diferencial) voltaje de salida será
Uvyh=Uvyh2 -Uvyh1=K2 * U2 - U1 K1 *. (2)
representar la tensión de entrada como una superposición de Uc y UD componentes diferenciales de fase:.
U2=Uc + Ud, (3) U1=Uc - Ud
Ubicación:
Ud =(U2 - U1)/2, Uc=(U2 + U1)/2. (4) Sustituyendo />
Uvyh=K2 * (Uc + Ud) - K1 * (Uc - Ud)=Uc * (K2 -K1) + Ud * (R2 + R1). (5)
Al participar en la ganancia de modo común Kc=K2 -K1 (6)
y la ganancia diferencial Kd=K2 + K1 (7) que escribir (5) como: Uvyh=Uc * Kc + Ud * Kd. (8) par />
CMRR cuasi ideales DC
Uso (8), considere la siguiente incidencia:. Si K2 =K1 (hombros son lo mismo), entonces
Uvyh Uvyh== Ud * Kd. (8a) En este caso, el DC es ideal, y la señal en modo común se suprime completamente. Si Vin=0, entonces Uvyh/Ud=Vout/Ud=Kd, donde Kd (señal diferencial de ganancia) se determina por la fórmula (7). En esta fase de la señal está ausente. Si Ud=0, entonces Uvyh/Uc=Ks=K2 -K1. Esta es la señal de ganancia de fase, que se define por la fórmula (6).
Para el caso general, cuando ambos diferencial y sigenaly modo común, utilizando la expresión (8). Releg...


page 1-of-4 | >> Next